華為“韜定律”惹關注

【本報訊】據觀察者網二十六日消息：華為“韜(τ)定律”橫空出世後，迅速引發外界熱議。美國全國廣播公司(NBC)等外媒直言，這意味着中國正探索出一條繞開美國技術封鎖、擺脫對西方半導體設備依賴的“自主路徑”，其發展軌跡很可能會讓美國進一步感到擔憂。

或繞開光刻機需求

二十五日在上海舉行的二○二六國際電路與系統研討會上，華為公司董事、半導體業務部總裁何庭波正式公佈“韜定律”，為半導體與電子系統演進提供全新指導原則，並預計到二○三一年，基於該定律的高端芯片晶體管密度有望達到一點四納米製程的同等水平。

其中外媒最關注的一點是，在因受到美國制裁而無法獲得西方先進光刻設備的情況下，華為的這一突破將如何幫助中國繼續推進高性能芯片研發。

法新社稱，能夠訓練並驅動人工智能(AI)系統的尖端芯片，是中美科技競爭中至關重要且高度敏感的核心領域。幾十年來，隨着芯片製造商不斷在芯片中塞入更多微型電子元件，芯片計算能力實現了飛躍式增長。

報道指出，華為此次發佈意味着其可能已經繞開了極紫外(EUV)光刻機的需求，此前業內一直認為，EUV設備是量產五納米及以下先進芯片不可或缺的關鍵工具。

長期以來，全球半導體產業的發展邏輯幾乎都建立在摩爾定律上。戈登 · 摩爾提出的這一理論認為，芯片上的晶體管數量大約每兩年翻一倍，從而實現更強性能與更低成本。

傳統芯片製造主要依賴在單塊硅晶圓上集成更多電路，以提升計算速度。然而，部分分析人士指出，這種傳統製程正逐漸接近物理極限，芯片元件尺寸難以繼續縮小。

推“邏輯折疊”架構

但華為提出的“韜定律”更強調時間縮放。其核心思路並不是繼續無限縮小晶體管尺寸，而是優化芯片內部各模塊之間的數據傳輸效率，通過縮短信號傳輸路徑、提升通信速度來提高整體性能。

為了將這一理論商業化落地，華為設計了“邏輯折疊”的架構方案，通過將邏輯電路進行物理折疊和堆疊，形成雙層結構。該架構大幅縮短內部連線、減少信號延遲，從而使硬件實現百分之五十三點五的晶體管密度提升和百分之四十一的能效提升，使華為能夠在無需西方頂級設備的情況下，打造與海外競爭對手匹敵的先進處理器。

何庭波在演講中披露，過去六年，華為基於“韜定律”已成功設計和量產三百八十一款芯片，廣泛覆蓋千行百業數字化轉型需求。公司即將於今年秋季推出的新一代麒麟芯片，將率先首次採用邏輯折疊技術，並計劃到二○三○年將這一架構擴展至昇騰AI處理器和大型數據中心集群。

美商亞洲集團合夥人兼數字業務聯席主席陳澍分析稱，“韜定律”凸顯了華為希望在全球芯片競賽中成為領導者，而非追隨者的雄心，“即使今天沒有發佈新產品，華為的意圖已經非常明確——其發展軌跡很可能會進一步加劇美國方面的擔憂”。

進一步邁向自主化

全球技術研究機構奧姆迪亞分析師蘇連杰認為，華為是否能夠憑借“韜定律”取得明顯優勢仍有待觀察，“但這至少是在供應鏈受限背景下找到的一條替代路徑，也是一次重要突破”。

NBC也將這一突破與中國科技自主戰略聯繫起來。報道提到，目前外界普遍認為中國最先進的芯片製造能力約為七納米，而全球領先的先進芯片製造商台積電目前已採用兩納米製造技術。

不過，該媒體認為，隨着華為從傳統摩爾定律轉向“韜定律”，華為或許能夠繞開光刻機短缺問題，在全球芯片競賽中進一步邁向自主化。

科技媒體“湯姆的硬件指南”指出，台積電預計將在二○二八年量產一點四納米芯片，而華為的替代路線則意味着中國可以通過不同的芯片封裝與結構設計，大幅縮小性能差距，從而顯著削弱美國制裁的影響。